计数器实验报告体会,计数器实验心得

《设计任意进制计数器》的实验报告

1、实验八设计任意进制计数器实验目的掌握中规模集成计数器的使用方法及功能测试方法。实验内容及要求采用（74LS192）复位法或预置数法设计一个三位十进制计数器。要求各位同学设计的计数器的计数容量是自己学号的最后三位数字。

2、利用两片74ls192分别作为六十进制计数器的高位和低位，分别与数码管连接。把其中的一个芯片连接构成十进制计数器，另一个通过一个与门器件构成一个六进制计数器。

3、按计数的进制可分为二进制计数器’〔〕当前，中规模集成电路洲中有多种不同进制的计数器模块，但单片计数器功能块的进制。

1.用74LS160同步置数法设计同步7进制计数器

1、进制则表示有7个有效状态，如0000，0001，0010，0011，0100，0101，0110（Q3Q2Q1Q0）要想实现就有两种方法，置零或置数，我用置零法来试试，因为74LS161是有异步置零端，所以需要到0111这个状态后再置零，因为0111这个状态时间很短所以不会进入有效状态。

2、ls160为十进制同步加法计数器，同步就是要受到时钟信号的控制——清零和置数，附加功能有进位输出端、置数端、清零端，还有置数输入端状态输出及时钟信号端口，其余端口暂可不用。那么根据以上端口可以利用反馈置“ 0”反馈复位）实现。

3、实验774ls160组成n进制计数器实验内容1．掌握集成计数器的功能测试及应用2．用异步清零端设计6进制计数器，显示选用数码管完成。3．用同步置0设计7进制计数器，显示选用数码管完成。演示电路74LS160十进制计数器连线图如图1所示。图174LS160十进制计数器连线图74161的功能表如表1所示。

4、HC161和74LS161都是常用的四位二进制可预置的同步加法计数器，74HC161是CMOS型，74LS161是TTL型。它可以灵活的运用在各种数字电路，以及单片机系统中实现分频器等很多重要的功能。CLR为异步清零控制端，LOAD为同步置数控制端，ENP，ENT为计数控制端。D ， C ， B ， A 为并行数据输入端。

5、ls162应用电路 采用同步置零74LS162计数器来设计24进制计数器，反馈代码必须是（23）10相应的8421BCD码为0010001由此可见反馈信号应取自十位芯片的Q1及个位芯片的Q1和Q0，相应的与非门应改成四输入端与非门。用74LS162并行置零法设计24进制计数器的电路图如图所示。